# Hybrydowe Architektury Neuromorficzne w Systemach Edge AI: Analiza Wykonalności Technicznej i Uzasadnienia Biznesowego

## 1. Wstęp: Paradygmat Przetwarzania "Always-On" a Kryzys Energetyczny Edge AI

Współczesna inżynieria systemów wbudowanych i sztucznej inteligencji (AI) stoi w obliczu fundamentalnego paradoksu, który definiuje ramy proponowanego przez Państwa projektu. Z jednej strony rośnie zapotrzebowanie na systemy "Always-On" – urządzenia nieustannie monitorujące otoczenie w poszukiwaniu anomalii, słów kluczowych czy zagrożeń bezpieczeństwa. Z drugiej strony, ograniczenia energetyczne wynikające z prawa Moore'a oraz fizyki baterii litowo-jonowych sprawiają, że tradycyjne architektury cyfrowe, oparte na modelu von Neumanna, stają się barierą nie do przebycia dla autonomicznych agentów działających na krawędzi sieci (Edge).

Proponowana koncepcja – wykorzystanie analogowych sieci neuronowych jako ultra-energooszczędnego "spustu" (triggera) dla zaawansowanych agentów programowych (np. opartych na Dużych Modelach Językowych, LLM) – nie jest jedynie technologiczną ciekawostką. Analiza dostępnych badań i trendów rynkowych wskazuje, że jest to konieczny krok ewolucyjny w rozwoju autonomicznych systemów IoT. W tradycyjnym podejściu, cyfrowe przetwarzanie sygnałów (DSP) wymaga ciągłej dygitalizacji danych wejściowych przez przetworniki analogowo-cyfrowe (ADC), przesyłania ich do pamięci i przetwarzania przez procesor, nawet jeśli 99,9% tych danych to szum lub irrelewantna cisza.[1] Ten proces generuje tzw. "karę za dygitalizację" (digitization penalty), marnując energię na przetwarzanie braku informacji.

Przeniesienie logiki detekcji zdarzeń do domeny analogowej, gdzie obliczenia odbywają się bezpośrednio na surowym sygnale czujnika przy wykorzystaniu fizyki tranzystorów pracujących w zakresie podprogowym, pozwala na redukcję zużycia energii o rzędy wielkości – z poziomu watów lub setek miliwatów do poziomu mikrowatów.[2] W niniejszym raporcie przeprowadzono wyczerpującą analizę zasadności biznesowej takiego podejścia, dostępnych narzędzi projektowych oraz ścieżek implementacji, ze szczególnym uwzględnieniem faktu, że dysponują Państwo zespołem kompetentnym w projektowaniu układów analogowych.

---

# 2. Uzasadnienie Biznesowe: Ekonomia Energetyczna i Przewaga Konkurencyjna

Sensowność biznesowa projektu opiera się na arbitrażu energetycznym pomiędzy stanem czuwania a stanem aktywnego przetwarzania. W systemach autonomicznych zasilanych bateryjnie, żywotność urządzenia nie jest determinowana przez pobór mocy podczas rzadkich momentów aktywności, ale przez prąd upływu i pobór mocy w stanie spoczynku (idle/sleep).

## 2.1 Analiza Luki Energetycznej (The Energy Gap Analysis)

Aby zrozumieć skalę oszczędności, należy zestawić charakterystykę energetyczną typowych platform Edge AI z proponowanym rozwiązaniem neuromorficznym. Tradycyjne systemy, takie jak NVIDIA Jetson czy Raspberry Pi, nawet w trybach głębokiego uśpienia, zużywają energię na podtrzymanie pamięci RAM, zegarów czasu rzeczywistego (RTC) i układów zarządzania zasilaniem (PMIC).

**Tabela 1: Porównanie profili energetycznych architektur obliczeniowych w zastosowaniach Edge AI**

| Typ Architektury | Przykładowy Układ/Platforma | Pobór mocy w trybie "Czuwania" (Monitoring) | Pobór mocy w trybie "Aktywnym" (Agent LLM) | Czas wybudzenia (Latency) | Źródło Danych |
|---|---|---|---|---|---|
| **Standardowy SBC** | Raspberry Pi 5 | ~1.2 W - 1.6 W (Idle/Halt) | 5 W - 8 W | N/A (wymaga OS resume) | [4] |
| **GPU Edge AI** | NVIDIA Jetson Orin Nano | ~300 mW - 400 mW (Deep Sleep SC7) | 7 W - 15 W | 2 - 4 sekundy | [6] |
| **Cyfrowy Neuromorficzny** | Intel Loihi 2 | ~100 µW | ~1 W (zależnie od obciążenia) | < 1 ms | [8] |

| | | | | | |
|---|---|---|---|---|---|
| **Mixed-Signal Neuromorficzny** | Innatera T1 | < 1 mW | ~1 - 5 mW | < 1 ms | [9] |
| **Czysty Analog (AnalogML)** | Aspinity AML100 | < 20 µA (~60 µW) | < 50 µA | Natychmiastowy | [11] |

Analiza danych z Tabeli 1 ujawnia dramatyczną dysproporcję. System oparty wyłącznie na rozwiązaniu cyfrowym (np. kamera monitorująca podłączona do Raspberry Pi analizująca obraz klatka po klatce) zużywa w stanie spoczynku około 1.5 W. Dla porównania, układ analogowy klasy Aspinity AML100 zużywa około 60 µW. Oznacza to 25 000-krotną różnicę w zapotrzebowaniu na energię w fazie monitorowania.

Implikacje biznesowe tego faktu są wielowymiarowe:

1. **Redukcja kosztów operacyjnych (OPEX):** W przypadku urządzeń zasilanych bateryjnie, wydłużenie czasu pracy z dni do lat eliminuje koszty serwisu (wymiany baterii), co jest kluczowe w instalacjach przemysłowych (IIoT) czy infrastrukturze smart city.[12]
2. **Nowe klasy produktów:** Umożliwia to stworzenie urządzeń "Always-Listening" lub "Always-Watching", które wcześniej były fizycznie niemożliwe do realizacji w małym formacie bateryjnym (np. inteligentne czujniki wybicia szyby w zaparkowanym pojeździe, które nie drenują akumulatora samochodowego).[13]
3. **Prywatność jako atut rynkowy:** Analogowa detekcja zdarzeń działa jako fizyczna bariera dla danych. Mikrofon czy kamera pozostają "głuche" i "ślepe" dla cyfrowego systemu (i potencjalnych hakerów) dopóki analogowa sieć neuronowa nie wykryje specyficznej sygnatury zdarzenia. To stanowi potężny argument sprzedażowy w erze RODO i obaw o inwigilację.[15]

## 2.2 Ekonomia Fałszywych Pozytywów (False Positive Economy)

Kluczowym ryzykiem biznesowym, które zespół projektowy musi uwzględnić, jest koszt energetyczny fałszywych alarmów (False Positives). W proponowanej architekturze, analogowy "spust" wybudza energochłonnego agenta software'owego (np. model Llama 3 8B).

Proces załadowania modelu LLM do pamięci RAM i wykonanie inferencji to wydatek energetyczny rzędu dziesiątek, a nawet setek dżuli, w zależności od platformy i nośnika danych (ładowanie z SSD vs utrzymanie w RAM).[16] Jeśli analogowa sieć neuronowa będzie zbyt czuła i będzie reagować na szum wiatru jako na "włamanie", częste wybudzanie agenta

cyfrowego zniweczy wszelkie oszczędności energetyczne uzyskane w trybie czuwania.

Dlatego sensowność biznesowa projektu jest ściśle skorelowana z precyzją (precision) analogowego układu detekcji. Badania wskazują, że dla systemów IoT, gdzie zdarzenia są rzadkie (sparsity), kluczowa jest minimalizacja współczynnika fałszywych wybudzeń. Wymaga to zaawansowanych algorytmów treningowych, które są w stanie "nauczyć" układ analogowy odróżniania tła środowiskowego od istotnych anomalii.[18] Z biznesowego punktu widzenia oznacza to, że wartość IP (Własności Intelektualnej) Państwa zespołu nie leży tylko w samym fakcie użycia technologii analogowej, ale w jakości i odporności zaimplementowanych na niej algorytmów detekcji.

### 2.3 Pozycjonowanie na Rynku i Konkurencja

Projekt wpisuje się w niszę rynkową, która jest obecnie intensywnie eksplorowana, ale wciąż daleka od nasycenia. Rynek TinyML (Machine Learning na mikrokontrolerach) rośnie dynamicznie, ale większość rozwiązań to wciąż implementacje cyfrowe na rdzeniach ARM Cortex-M.[2]

Wejście w domenę analogową stawia Państwa projekt w bezpośredniej konkurencji (lub partnerstwie) z nielicznymi graczami, takimi jak:

- **Aspinity:** Pionierzy analogowego ML, skupiający się na audio i wibracjach.[3]
- **Innatera:** Specjaliści od spiking neural networks (SNN) w układach mixed-signal, celujący w radar i audio.[20]
- **SynSense:** Liderzy w wizyjnych systemach zdarzeniowych (event-based vision).[21]

Fakt posiadania własnego zespołu projektowego (analog IC design) daje Państwu unikalną przewagę. Większość firm integrujących AI to software house'y korzystające z gotowych chipów. Możliwość stworzenia dedykowanego układu ASIC (Application Specific Integrated Circuit) lub unikalnej konfiguracji FPGA/FPAA (Field Programmable Analog Array) pozwala na drastyczną optymalizację kosztów produkcji przy dużej skali oraz ochronę IP, której nie daje oprogramowanie.

---

## 3. Architektura Techniczna: Fuzja Domeny Analogowej i Cyfrowej

Zaproponowana przez Państwa architektura hybrydowa jest technicznie poprawna i odzwierciedla najnowsze trendy w badaniach nad systemami neuromorficznymi. Kluczem do sukcesu jest jednak precyzyjne zdefiniowanie interfejsów między trzema głównymi warstwami systemu: Warstwą Sensoryczno-Analogową, Warstwą Tłumaczącą (Interfejsem) oraz Warstwą Poznawczą (Agentem Cyfrowym).

## 3.1 Warstwa 1: Neuromorficzny Rdzeń Analogowy (Trigger)

To serce systemu, działające w trybie ciągłym. Wykorzystanie "wystrzeliwujących" (spiking) neuronów jest tutaj kluczowe. W przeciwieństwie do sztucznych neuronów drugiej generacji (używanych w Deep Learningu, opartych na ciągłych funkcjach aktywacji jak ReLU czy Sigmoid), neurony spikingowe (trzecia generacja, np. model Leaky Integrate-and-Fire - LIF) komunikują się za pomocą dyskretnych impulsów w czasie.[22]

**Mechanizm działania:** Państwa zespół, budując sieć analogowo, będzie prawdopodobnie operował w domenie podprogowej (sub-threshold), gdzie tranzystory MOSFET zachowują się w sposób wykładniczy, naśladując kanały jonowe biologicznych neuronów. Pozwala to na realizację operacji mnożenia i sumowania prądów przy ekstremalnie niskim poborze mocy (rzędu nanoamperów).[24]

Zadania tej warstwy obejmują:

1. **Ekstrakcję cech w domenie analogowej:** Zanim sygnał trafi do neuronów, może zostać wstępnie przetworzony przez analogowe filtry pasmowe (dla audio) lub układy detekcji gradientu przestrzennego (dla obrazu). Aspinity nazywa to "Reconfigurable Analog Modular Processor" (RAMP), co pozwala na odrzucenie szumu jeszcze przed jakąkolwiek analizą.[11]
2. **Detekcja Anomalii:**
   - **Podejście progowe (Thresholding):** Najprostsze, gdzie przekroczenie pewnej energii w paśmie częstotliwości generuje spike.
   - **Analiza czasowa (Temporal Pattern Matching):** Sieci SNN są naturalnie predestynowane do wykrywania wzorców w czasie. Zastosowanie mechanizmów takich jak STDP (Spike-Timing-Dependent Plasticity) pozwala na uczenie się korelacji czasowych między sygnałami z różnych czujników.[8]
   - **Autoenkodery (Autoencoders):** Bardziej zaawansowane podejście polega na wytrenowaniu analogowej sieci do rekonstrukcji "normalnego" tła. Jeśli błąd rekonstrukcji (różnica między wejściem a wyjściem) przekroczy próg, system uznaje to za anomalię.[18] Jest to szczególnie skuteczne w wykrywaniu nietypowych wzorców, o których wspominał użytkownik.

## 3.2 Warstwa 2: Interfejs i Buforowanie (Most)

To najbardziej krytyczny i często niedoceniany element systemu. Wyzwaniem jest "luka czasowa" (latency gap) pomiędzy natychmiastową reakcją układu analogowego a czasem potrzebnym na wybudzenie cyfrowego agenta.[7]

Jeśli agent LLM potrzebuje 3-5 sekund na pełną aktywację (boot systemu operacyjnego + ładowanie modelu do VRAM), a zdarzenie (np. dźwięk tłuczonego szkła) trwało 0.5 sekundy, to bez odpowiedniego buforowania informacja o zdarzeniu przepadnie.

**Wymagane komponenty:**

- **Bufor Kołowy (Rolling Buffer):** Układ analogowy musi współpracować z energooszczędną pamięcią (np. małym układem SRAM lub FRAM), która w pętli zapisuje ostatnie N sekund surowego sygnału. W momencie wykrycia anomalii, zapis jest zamrażany i udostępniany cyfrowemu agentowi jako kontekst.
- **Protokół Komunikacyjny:** Do przesyłania zdarzeń (spików) między układem neuromorficznym a cyfrowym hostem najczęściej stosuje się standard **AER (Address-Event Representation)**. W tym protokole, każdy aktywny neuron wysyła swój adres oraz znacznik czasu. Pozwala to na asynchroniczną, rzadką komunikację, idealnie dopasowaną do natury SNN.[26] Alternatywnie, dla prostszych systemów, można wykorzystać standardowe przerwania GPIO lub magistralę SPI do przesłania sygnału "WAKE_UP".[27]

### 3.3 Warstwa 3: Agent Programowy (Reaktor)

Po wybudzeniu, do gry wchodzi "duża" sztuczna inteligencja. Użytkownik wspomina o agencie LLM. Jest to podejście nowoczesne, pozwalające na dużą elastyczność reakcji (np. zrozumienie kontekstu, generowanie raportu w języku naturalnym).

**Wyzwania implementacyjne:**

- **Platforma sprzętowa:** Do uruchomienia modelu klasy Llama 3 (nawet w wersji skwantyzowanej 8B lub mniejszej) wymagana jest platforma o znacznej mocy obliczeniowej i pamięci, np. NVIDIA Jetson Orin Nano (8GB VRAM) lub Raspberry Pi 5 (8GB RAM).[28]
- **Kwantyzacja i Optymalizacja:** Uruchomienie pełnego modelu FP16 jest niepraktyczne na Edge'u. Konieczne jest użycie technik kwantyzacji (do 4-bitów, GGUF/EXL2) aby zmieścić model w pamięci i przyspieszyć inferencję.[30]
- **Alternatywa VLM (Vision Language Models):** Jeśli system ma analizować obraz z kamery po wybudzeniu, warto rozważyć modele multimodalne (VLM), które potrafią opisać scenę wizualną ("Widzę osobę wchodzącą przez okno") i podjąć decyzję.[31]

---

## 4. Przegląd Dostępnych Narzędzi i Ekosystemu Deweloperskiego

Dla zespołu budującego sieci analogowe, wybór odpowiedniego toolchainu jest kluczowy, aby efektywnie przenieść modele matematyczne na fizykę krzemu. Rynek oferuje obecnie kilka dojrzałych środowisk, które wspierają projektowanie systemów neuromorficznych.

### 4.1 Symulatory i Frameworki Programistyczne

Trenowanie sieci bezpośrednio na hardware analogowym jest trudne ze względu na brak

różniczkowalności spików oraz zmienność parametrów sprzętowych (device mismatch). Standardem jest "Hardware-Aware Training" – trenowanie w symulacji z uwzględnieniem ograniczeń sprzętu.

**Tabela 2: Zestawienie narzędzi deweloperskich dla sieci neuromorficznych**

| Narzędzie | Producent / Opiekun | Główne Zastosowanie | Kompatybilność Sprzętowa | Język / Framework Bazowy | Źródło |
|---|---|---|---|---|---|
| **Rockpool** | SynSense | Symulacja i trening SNN, wsparcie dla QAT (Quantization-Aware Training) | Dynap-SE2, Xylo | Python (wspiera PyTorch/Jax) | [32] |
| **Talamo SDK** | Innatera | Kompilacja modeli Deep Learning na układy SNN mixed-signal | Innatera Spiking Neural Processor (T1) | Python (PyTorch) | [34] |
| **Sinabs** | SynSense | Projektowanie Spiking CNN (wizja), konwersja modeli CNN na SNN | Speck, Dynap-CNN | Python (PyTorch) | [36] |
| **Nengo** | Applied Brain Research | Wysokopoziomowe modelowanie systemów poznawczy | Loihi, SpiNNaker, CPU/GPU | Python | [38] |

| | | | | | |
|---|---|---|---|---|---|
| | | ch, "kompilator neuronowy" | | | |

**Analiza przydatności dla Państwa zespołu:**

- Jeśli celujecie w wizję (kamery zdarzeniowe), **Sinabs** jest naturalnym wyborem ze względu na optymalizację pod konwolucyjne sieci spikingowe.[21]
- Jeśli budujecie układy mixed-signal (analogowo-cyfrowe), **Rockpool** oferuje doskonałe wsparcie dla modelowania dynamiki analogowych neuronów, włącznie z symulacją niedopasowania (mismatch), co jest krytyczne przed produkcją układu scalonego.[40]
- **Talamo** jest przykładem podejścia "od góry", gdzie inżynier nie musi znać fizyki neuronu, a jedynie definiuje model w PyTorch, co może przyspieszyć prace nad warstwą aplikacyjną, ale może być mniej elastyczne dla zespołu hardwarowego.[35]

## 4.2 Narzędzia do Projektowania Układów Scalonych (IC Design)

Skoro dysponują Państwo zespołem analogowym, prawdopodobnie znacie standardy branżowe, ale w kontekście neuromorficznym warto zwrócić uwagę na specyficzne zasoby:

- **Cadence Virtuoso / Spectre:** Absolutny standard do projektowania topologii i symulacji układów analogowych. Kluczowe jest posiadanie modeli tranzystorów (PDK) dobrze scharakteryzowanych w obszarze podprogowym.[41]
- **Europractice / MOSIS:** Usługi te są niezbędne do fizycznej realizacji prototypów (tape-out). Oferują dostęp do tzw. Multi-Project Wafer (MPW), co pozwala na współdzielenie kosztów produkcji masek z innymi projektami.

---

# 5. Strategia Implementacji: Własny ASIC vs COTS

Decyzja "Build vs Buy" (Budować własny układ czy kupić gotowy) jest najważniejszą decyzją strategiczną w tym projekcie.

## 5.1 Ścieżka "Custom ASIC" (Własny Układ Scalony)

Jako że posiadają Państwo kompetencje w zespole, budowa własnego ASICa daje największe możliwości optymalizacji i budowy własności intelektualnej.

**Koszty i Logistyka (Dane szacunkowe na 2025):**

Prototypowanie w technologiach dojrzałych (jak 180nm czy 130nm, które są wystarczające i często preferowane dla analogu ze względu na lepszą dynamikę i mniejsze prądy upływu) jest relatywnie tanie.

- Koszt "shuttle run" (MPW) przez **Europractice** dla technologii rzędu 0.18µm to koszt

rzędu **12 000 – 25 000 EUR** za kilkadziesiąt sztuk prototypowych.[42]
- Dla technologii bardziej zaawansowanych (np. 65nm czy 28nm), koszty rosną, ale dla czystego analogu rzadko są one konieczne, chyba że integrujecie dużą część cyfrową.[43]

**Wyzwania techniczne:** Głównym problemem w analogowych sieciach neuronowych jest **Device Mismatch** (niedopasowanie elementów). Dwa identycznie zaprojektowane neurony na krzemie będą miały nieco inne parametry (próg zapłonu, stała czasowa) z powodu niedoskonałości procesu litograficznego. Wasz zespół musi zaimplementować mechanizmy kalibracji (np. floating-gate trimming) lub algorytmy "learning-to-learn", które potrafią adaptować się do fizycznych niedoskonałości konkretnego egzemplarza chipu.[24]

### 5.2 Ścieżka COTS (Komercyjne Gotowce)

Jeśli celem jest szybkie wejście na rynek (Time-to-Market), warto rozważyć wykorzystanie gotowych procesorów neuromorficznych jako etapu przejściowego lub docelowego.

- **Aspinity AML100:** To jedyny na rynku układ "czysto analogowy" (AnalogML), który programuje się programowo. Pozwala na wykrywanie zdarzeń akustycznych i wibracyjnych przy poborze <20µA. Dostępne są zestawy ewaluacyjne (EVK).[46]
- **Innatera T1:** Układ mixed-signal oparty na architekturze RISC-V + SNN array. Idealny do sensorów radarowych i audio, pobór mocy <1mW.[9]
- **SynSense Speck:** Kompletny SoC wizyjny zintegrowany z sensorem DVS. Umożliwia detekcję ruchu i klasyfikację prostych obiektów przy miliwatach mocy. Dostępne dev-kity w cenie ok. $199.[49]

**Rekomendacja:** Sugeruję rozpoczęcie od zakupu dev-kitu (np. SynSense Speck lub Aspinity), aby zweryfikować logikę "Wake-up" i integrację z LLM. Równolegle, zespół analogowy może pracować nad własnym IP, jeśli rynkowe układy okażą się niewystarczające.

---

## 6. Szczegółowa Analiza Przypadków Użycia (Use Cases)

Aby w pełni odpowiedzieć na pytanie "czy taki projekt ma sens", przeanalizujmy trzy konkretne scenariusze aplikacyjne wynikające z Państwa idei.

### 6.1 Scenariusz 1: "Strażnik" Domowy (Smart Home Sentinel)

- **Problem:** Obecne asystenty głosowe nasłuchują ciągle, wysyłając dane do chmury (prywatność) i zużywając prąd (brak opcji bateryjnej).
- **Rozwiązanie:** Analogowy układ (np. inspirowany Aspinity) monitoruje tło akustyczne. Jest wytrenowany na wykrywanie anomalii: *dźwięk tłuczonego szkła, płacz dziecka, alarm pożarowy (wzorzec T3)*.

- **Działanie:** Wykrycie wzorca -> Wybudzenie Raspberry Pi -> Lokalny model LLM analizuje 5-sekundowy bufor audio (sprawdza kontekst: czy to TV czy realne zagrożenie?) -> Wysłanie powiadomienia.
- **Zysk:** Prywatność (mikrofon jest fizycznie odcięty od cyfry do momentu zdarzenia) + Praca na bateriach AA przez lata.[12]

### 6.2 Scenariusz 2: Wizyjna Detekcja Intruzów (Remote Security)

- **Problem:** Kamery leśne/budowlane reagują na każdy ruch (liście na wietrze), generując tysiące fałszywych nagrań i szybko wyczerpując baterie.
- **Rozwiązanie:** Sensor DVS (Dynamic Vision Sensor) w połączeniu z układem SNN (np. SynSense Speck) "widzi" tylko zmiany oświetlenia. Sieć neuronowa filtruje szum (ruch chaotyczny liści) i reaguje tylko na trajektorie liniowe charakterystyczne dla ludzi lub pojazdów.[21]
- **Działanie:** Wykrycie intruza -> Wybudzenie Jetson Orin -> Rejestracja wideo 4K -> Analiza VLM ("Osoba w czerwonej kurtce") -> Wysłanie klipu przez LTE.
- **Zysk:** Drastyczna redukcja kosztów transmisji danych LTE i wydłużenie czasu pracy.

### 6.3 Scenariusz 3: Przemysłowe Utrzymanie Ruchu (Predictive Maintenance)

- **Problem:** Monitorowanie wibracji łożysk w turbinach wiatrowych wymaga próbkowania wysokiej częstotliwości (kHz), co generuje terabajty danych.
- **Rozwiązanie:** Analogowy SNN (np. Innatera) uczy się "normalnego" spektrum wibracji turbiny metodą nienadzorowaną (unsupervised on-chip learning).[52]
- **Działanie:** Pojawienie się nowej harmonicznej (anomalia) -> Wybudzenie systemu diagnostycznego -> Pełna analiza FFT.
- **Zysk:** Możliwość implementacji na sensorach zasilanych z *energy harvestingu* (np. z drgań), bez potrzeby wymiany baterii.

---

## 7. Wnioski i Rekomendacje

### 7.1 Werdykt

Projekt ma **wysoki sens biznesowy i technologiczny**. Adresuje on najpoważniejszą barierę w rozwoju autonomicznych systemów AI – zużycie energii. Architektura "Analogowy Spust + Cyfrowy Mózg" jest obecnie uważana za święty graal w dziedzinie AIoT (Artificial Intelligence of Things).

### 7.2 Mapa Drogowa Realizacji (Roadmap)

1. **Faza 1: Proof-of-Concept (Miesiące 1-3)**
    - Nie zaczynać od projektowania krzemu.

    - Zakupić gotowy zestaw ewaluacyjny (Aspinity dla audio/wibracji lub SynSense dla wideo).
    - Zintegrować go z tanim SBC (np. Raspberry Pi) uruchamiającym lekkiego agenta LLM (np. TinyLlama/Llama-3-Quantized).
    - Cel: Zmierzenie realnego opóźnienia wybudzania i zużycia energii całego systemu.
2. **Faza 2: Projektowanie Analogowe (Miesiące 4-12)**
    - Wykorzystać zespół do zaprojektowania własnego AFE (Analog Front End) jeśli komercyjne układy mają braki (np. specyficzne pasma częstotliwości, unikalne zużycie mocy).
    - Skorzystać z programu **Europractice** do taniego prototypowania układu w technologii 180nm/65nm.
    - Skupić się na implementacji mechanizmów **on-chip plasticity** (uczenia się na układzie), aby sensor mógł adaptować się do zmieniającego się tła środowiskowego (np. zmiana oświetlenia z dnia na noc) bez generowania fałszywych alarmów.[45]
3. **Faza 3: Optymalizacja Agenta**
    - Opracowanie bufora pamięci (np. FRAM), który przechowa dane z momentu zdarzenia do czasu pełnego wybudzenia systemu operacyjnego agenta.
    - Implementacja hierarchicznego wybudzania: Analog -> Mikrokontroler (szybka weryfikacja) -> Główny Procesor (pełna analiza).

Podsumowując, dysponują Państwo idealnym zestawem kompetencji (zespół analogowy) do rozwiązania problemu, który jest obecnie "gorącym tematem" w Dolinie Krzemowej i Europie. Rynek czeka na rozwiązania typu "zainstaluj i zapomnij" (o bateriach), a Państwa projekt ma potencjał, by tę obietnicę spełnić.

---

# 8. Szczegółowe Opracowanie Wątków Badawczych

## 8.1 Porównanie Architektury Cyfrowej i Neuromorficznej

Badania jednoznacznie potwierdzają przepaść energetyczną.

- **Systemy Cyfrowe:** Działają w oparciu o dyskretny czas (zegar). Zużywają energię na "oczekiwanie". Nawet tryby "Deep Sleep" w nowoczesnych SoC jak Jetson Orin Nano zużywają setki miliwatów.[54]
- **Systemy Neuromorficzne Analogowe:** Działają w oparciu o fizykę ciągłą lub zdarzenia (spiki). Zużywają energię tylko wtedy, gdy zachodzi "aktywność". Aspinity zużywa <20µA [11], Innatera <1mW.[9]
- **Konkluzja:** Dla monitorowania rzadkich zdarzeń (rzędu kilku razy na dzień), architektura analogowa jest teoretycznie nieskończenie bardziej wydajna w stanie spoczynku niż jakikolwiek procesor taktowany zegarem.

## 8.2 Integracja z "Software Agentem" (LLM)

Pytanie użytkownika dotyczyło agenta LLM.

- **Stan obecny:** LLM-y są "ciężkie". Uruchomienie Llama 3 8B wymaga ok. 16GB RAM i GPU, co zużywa dużo energii.[16]
- **Wąskie gardło:** Czas ładowania wag modelu z pamięci masowej do VRAM to "luka latencji". Badania sugerują użycie modeli skwantyzowanych (4-bit) i "Memory Pinning" lub utrzymywanie małego "Router Model" (TinyBERT) w stanie aktywności.[55]
- **Przyszłość:** Badania nad "SpikeLLM" [57] sugerują, że w przyszłości same LLM-y będą mogły działać na hardware neuromorficznym, ale na ten moment architektura hybrydowa jest najbardziej praktyczna.

## 8.3 Krajobraz Narzędziowy

- **Rockpool (SynSense):** Najlepszy do symulacji mixed-signal. Pozwala zdefiniować sieć w Pythonie i wdrożyć na Dynap-SE2. Obsługuje konwersję wag zmiennoprzecinkowych na niskoprecyzyjne stany analogowe.[32]
- **Talamo (Innatera):** Zamknięty, ale potężny SDK integrujący się z PyTorch. Zaprojektowany tak, by ukryć "spikingową" naturę układu przed programistą.[34]

## 8.4 Produkcja i Koszty

- **Własny ASIC:** Prototypowanie MPW przez Europractice dla 180nm/65nm jest dostępne dla startupów i uczelni (€12k-€30k).[42] Produkcja masowa wymaga masek ($100k-$1M). Opłacalne przy wolumenie >100k sztuk lub unikalnym IP.[44]
- **COTS:** Koszt jednostkowy $1-$5 przy dużej skali. Rekomendowane na start, chyba że zespół analogowy ma przełomowy pomysł na strukturę neuronu.

## 8.5 Techniki Detekcji Anomalii

Badania wskazują na trzy główne metody dla warstwy analogowej:

1. **Autoenkodery:** Trenowanie sieci do kompresji i rekonstrukcji normalnych danych. Duży błąd rekonstrukcji = Anomalia. Wykonalne na SNN.[18]
2. **Reservoir Computing:** Wykorzystanie analogowej sieci jako "rezerwuaru" dynamiki. Trenowanie tylko warstwy wyjściowej. Bardzo wydajne sprzętowo.[60]
3. **Progowanie (Thresholding):** Prosta detekcja energii. Najniższy pobór mocy, ale ryzyko fałszywych alarmów.

Podejście oparte na autoenkoderach [18] wydaje się najbardziej obiecujące dla wymagań użytkownika ("nietypowy wzorzec"), gdyż pozwala systemowi uczyć się "normalności" (np. specyficznego szumu hali fabrycznej) i ignorować go, reagując tylko na rzeczywiste odchylenia.

*Raport opracowano na podstawie analizy najnowszych badań naukowych, specyfikacji technicznych układów neuromorficznych oraz cenników usług foundry dostępnych na rok*

*2025.*

**Works cited**


1. Neuromorphic analog signal processor aids TinyML - EDN Network, accessed on November 27, 2025, https://www.edn.com/neuromorphic-analog-signal-processor-aids-tinyml/
2. Evolving TinyML—The First Neuromorphic Analog Signal Processor Beside a Sensor - News - All About Circuits, accessed on November 27, 2025, https://www.allaboutcircuits.com/news/tinyml-first-neuromorphic-analog-signal-processor-beside-a-sensor/
3. Aspinity: Home, accessed on November 27, 2025, https://www.aspinity.com/
4. How To Reduce Raspberry Pi 5, 4 Standby Power Consumption | Tom's Hardware, accessed on November 27, 2025, https://www.tomshardware.com/raspberry-pi/how-to-reduce-raspberry-pi-5-4-standby-power-consumption
5. Reducing Raspberry Pi 5's power consumption by 140x | Jeff Geerling, accessed on November 27, 2025, https://www.jeffgeerling.com/blog/2023/reducing-raspberry-pi-5s-power-consumption-140x
6. Jetson Orin Nano 8GB - Lowest Theoretical Operating Power Consumption, accessed on November 27, 2025, https://forums.developer.nvidia.com/t/jetson-orin-nano-8gb-lowest-theoretical-operating-power-consumption/348662
7. Sleep to wake time of Jetson Orin nano - NVIDIA Developer Forums, accessed on November 27, 2025, https://forums.developer.nvidia.com/t/sleep-to-wake-time-of-jetson-orin-nano/283551
8. Analog Neuromorphic Chip Powers Efficient AI - Artificial Intelligence +, accessed on November 27, 2025, https://www.aiplusinfo.com/analog-neuromorphic-chip-powers-efficient-ai/
9. Spiking Neural Processor T1 by Innatera - Open Neuromorphic, accessed on November 27, 2025, https://open-neuromorphic.org/neuromorphic-computing/hardware/snp-by-innatera/
10. Innatera T1 neural processor : r/RISCV - Reddit, accessed on November 27, 2025, https://www.reddit.com/r/RISCV/comments/1kvlkz6/innatera_t1_neural_processor/
11. AML100 - Aspinity, accessed on November 27, 2025, https://www.aspinity.com/aml100/
12. Power Intelligence for Sustainable Always-on AI - Aspinity, accessed on November 27, 2025, https://www.aspinity.com/blog/power-intelligence-for-sustainable/
13. Aspinity's AML100 leads the charge in Near-Zero Power AI for Automotive and Beyond, accessed on November 27, 2025, https://www.ai-online.com/2024/05/aspinitys-aml100-leads-the-charge-in-near-

zero-power-ai-for-automotive-and-beyond/
14. Aspinity Vehicle Surveillance System Enabled by Bluetooth and Wi-Fi - Silicon Labs, accessed on November 27, 2025, https://www.silabs.com/applications/case-studies/aspinity-vehicle-surveillance-system-enabled-by-bluetooth-and-wi-fi
15. Event-Based Metavision® Sensor GENX320 | PROPHESEE, accessed on November 27, 2025, https://www.prophesee.ai/event-based-sensor-genx320/
16. Llama 3 performance and cost benchmarks | Parseur®, accessed on November 27, 2025, https://parseur.com/blog/blog-llama3-performance-cost
17. SSD Offloading for LLM Mixture-of-Experts Weights Considered Harmful in Energy Efficiency, accessed on November 27, 2025, https://arxiv.org/html/2508.06978v1
18. Memristor-Based Neuromorphic System for Unsupervised Online Learning and Network Anomaly Detection on Edge Devices - MDPI, accessed on November 27, 2025, https://www.mdpi.com/2078-2489/16/3/222
19. Green IoT and Edge AI as Key Technological Enablers for a Sustainable Digital Transition towards a Smart Circular Economy: An Industry 5.0 Use Case - MDPI, accessed on November 27, 2025, https://www.mdpi.com/1424-8220/21/17/5745
20. Innovation | Innatera, accessed on November 27, 2025, https://innatera.com/innovation
21. A Look at Speck - SynSense - Neuromorphic Chip, accessed on November 27, 2025, https://open-neuromorphic.org/neuromorphic-computing/hardware/speck-synsense/
22. How Neuromorphic Chips Could Redefine Edge AI Devices - embedUR, accessed on November 27, 2025, https://www.embedur.ai/how-neuromorphic-chips-could-redefine-edge-ai-devices/
23. Event-Based Sensing and Signal Processing in the Visual, Auditory, and Olfactory Domain: A Review - PMC - PubMed Central, accessed on November 27, 2025, https://pmc.ncbi.nlm.nih.gov/articles/PMC8203204/
24. Overview of Dynap-SE2 — Rockpool 3.0.2 documentation, accessed on November 27, 2025, https://rockpool.ai/devices/DynapSE/dynapse-overview.html
25. Anomaly Detection using Autoencoder Neural Networks - GitHub, accessed on November 27, 2025, https://github.com/zshafique25/anomaly-detection
26. A neuromorphic processor with on-chip learning for beyond-CMOS device integration - NIH, accessed on November 27, 2025, https://pmc.ncbi.nlm.nih.gov/articles/PMC12254410/
27. Advancing Neuromorphic Computing: Mixed-Signal Design Techniques Leveraging Brain Code Units and Fundamental Code Units - arXiv, accessed on November 27, 2025, https://arxiv.org/html/2403.11563v1
28. Does the new Jetson Orin Nano Super make sense for a home setup? - Reddit, accessed on November 27, 2025, https://www.reddit.com/r/LocalLLaMA/comments/1hh0gik/does_the_new_jetson_orin_nano_super_make_sense/

29. Started Llama 3.1 8B Locally - Michael Ruminer - Medium, accessed on November 27, 2025, https://m-ruminer.medium.com/started-llama-3-1-8b-locally-5bab61180a28
30. What's the cheapest way to run Llama 3.x 8B class models with realtime-like (chatgpt speed) tokens per second? - Reddit, accessed on November 27, 2025, https://www.reddit.com/r/LocalLLaMA/comments/1i3xoyd/whats_the_cheapest_way_to_run_llama_3x_8b_class/
31. Event-Priori-Based Vision-Language Model for Efficient Visual Understanding - arXiv, accessed on November 27, 2025, https://arxiv.org/html/2506.07627v1
32. Rockpool - Open Neuromorphic, accessed on November 27, 2025, https://open-neuromorphic.org/neuromorphic-computing/software/snn-frameworks/rockpool/
33. SynSense enhances Rockpool toolchain for ultra-low-power neuromorphic processors, accessed on November 27, 2025, https://www.synsense.ai/synsense-announces-new-support-for-training-and-deployment-for-ultra-low-power-mixed-signal-neuromorphic-processors-as-part-of-their-open-source-rockpool-toolchain/
34. Startup Innatera Claims World's First Mass-Market Neuromorphic Edge MCU - News, accessed on November 27, 2025, https://www.allaboutcircuits.com/news/startup-innatera-claims-worlds-first-mass-market-neuromorphic-edge-mcu/
35. Talamo SDK - Innatera, accessed on November 27, 2025, https://innatera.com/products/talamo-software-development-kit
36. Sinabs | An Open Source PyTorch Based Library - SynSense, accessed on November 27, 2025, https://www.synsense.ai/products/sinabs/
37. synsense/sinabs: A deep learning library for spiking neural networks which is based on PyTorch, focuses on fast training and supports inference on neuromorphic hardware. - GitHub, accessed on November 27, 2025, https://github.com/synsense/sinabs
38. GenericSNN: A Framework for Easy Development of Spiking Neural Networks - IEEE Xplore, accessed on November 27, 2025, https://ieeexplore.ieee.org/iel7/6287639/10380310/10506505.pdf
39. Spiking Neural Networks for Multimodal Neuroimaging: A Comprehensive Review of Current Trends and the NeuCube Brain-Inspired Architecture - PubMed Central, accessed on November 27, 2025, https://pmc.ncbi.nlm.nih.gov/articles/PMC12189790/
40. Quick Start with Dynap-SE2 — Rockpool 3.0.2 documentation, accessed on November 27, 2025, https://rockpool.ai/devices/DynapSE/post-training.html
41. Is a custom analog ASIC, in quantities of 100-1000 realistic for $10k-50k? - Reddit, accessed on November 27, 2025, https://www.reddit.com/r/chipdesign/comments/4tj0we/is_a_custom_analog_asic_in_quantities_of_1001000/
42. 2025 run schedules and prices - Europractice IC, accessed on November 27, 2025, https://europractice-ic.com/schedules-prices-2025/
43. Cost of Producing a 28nm Chip Using a Shuttle Service : r/chipdesign - Reddit,

accessed on November 27, 2025, https://www.reddit.com/r/chipdesign/comments/vnxq94/cost_of_producing_a_28nm_chip_using_a_shuttle/
44. What's the true price of an ASIC? Unveiling the benefits and costs of custom chips, accessed on November 27, 2025, https://www.imeciclink.com/en/articles/whats-true-price-asic-unveiling-benefits-and-costs-custom-chips
45. Surrogate gradients for analog neuromorphic computing - PNAS, accessed on November 27, 2025, https://www.pnas.org/doi/10.1073/pnas.2109194119
46. Aspinity AB2 AML100 Application Board - Renesas, accessed on November 27, 2025, https://www.renesas.com/en/products/microcontrollers-microprocessors/ra-cortex-m-mcus/aspinity-ab2-aml100-application-board
47. AML100-REF-1 - Aspinity, accessed on November 27, 2025, https://www.aspinity.com/aml100-ref-1/
48. Spiking Neural Processor T1 - Innatera, accessed on November 27, 2025, https://innatera.com/products/spiking-neural-processor-t1
49. SynSense releases the Speckâ„¢ Demo kit, enabling users to rapidly deploy and validate event-based neuromorphic vision applications - Design And Reuse, accessed on November 27, 2025, https://www.design-reuse.com/news/14281-synsense-releases-the-speck-demo-kit-enabling-users-to-rapidly-deploy-and-validate-event-based-neuromorphic-vision-applications/
50. SynSense Launches Speck™ Demo Kit for Fast Validation of Neuromorphic Vision Applications, accessed on November 27, 2025, https://www.synsense.ai/synsense-releases-the-speck-demo-kit-enabling-users-to-rapidly-deploy-and-validate-event-based-neuromorphic-vision-applications/
51. Speck™ - SynSense, accessed on November 27, 2025, https://www.synsense.ai/wp-content/uploads/2023/06/Speck-application-brochures-EN.pdf
52. Gradient-descent hardware-aware training and deployment for mixed-signal neuromorphic processors, accessed on November 27, 2025, https://open.metu.edu.tr/bitstream/handle/11511/109388/index.pdf
53. Neuromorphic semiconductor chip that learns and corrects itself? - ScienceDaily, accessed on November 27, 2025, https://www.sciencedaily.com/releases/2025/01/250121125920.htm
54. Jetson Sleep Mode - NVIDIA Developer Forums, accessed on November 27, 2025, https://forums.developer.nvidia.com/t/jetson-sleep-mode/264750
55. SpikeLLM: Scaling up Spiking Neural Network to Large Language Models via Saliency-based Spiking - arXiv, accessed on November 27, 2025, https://arxiv.org/html/2407.04752v3
56. SpikeLLM: Scaling up Spiking Neural Network to Large Language Models via Saliency-based Spiking - arXiv, accessed on November 27, 2025, https://arxiv.org/html/2407.04752v1
57. Spike sorting AI agent | bioRxiv, accessed on November 27, 2025,

https://www.biorxiv.org/content/10.1101/2025.02.11.637754v1
58. [Quick Review] SpikeLLM: Scaling up Spiking Neural Network to Large Language Models via Saliency-based Spiking - Liner, accessed on November 27, 2025, https://liner.com/review/spikellm-scaling-up-spiking-neural-network-to-large-language-models
59. Exposing the Hidden Costs of Using Off-The-Shelf Analog ICs - JVD Semiconductors, accessed on November 27, 2025, https://jvdinc.com/exposing-the-hidden-costs-of-using-off-the-shelf-analog-ics/
60. A neuromorphic event data interpretation approach with hardware reservoir - Frontiers, accessed on November 27, 2025, https://www.frontiersin.org/journals/neuroscience/articles/10.3389/fnins.2024.1467935/full